该解决方案即使在最复杂的异构和定制化设计中也能显著提高生产效率
德国慕尼黑，2023年9月5日——RISC-V定制计算领域的领导者Codasip®宣布：公司现在可为其定制RISC-V处理器内核提供Tessent™ Enhanced Trace Encoder增强型追踪编码器解决方案，该方案是西门子EDA的Tessent Embedded Analytics嵌入式分析产品线的成员产品。通过这一联合解决方案，开发人员可以有效地追踪和调试芯片和软件之间的问题，并能准确了解基于Codasip RISC-V processor™处理器的最复杂定制设计的实时行为。
Codasip的RISC-V处理器完全可定制，并可完全适应应用的独特需求。系统设计人员可以使用Codasip Studio™工具链找到最佳软件和硬件的权衡点，并实现最优功能和PPA（功率、性能、面积）。把针对处理器设计的可定制化处理器IP和工具组合在一起，使实现定制计算的自动化方法成为可能。为了使这种定制化服务对软件开发人员可用，Codasip确保所有的工具都支持定制，包括编译器和调试器。现在还包括追踪解决方案。
在SoC中加入追踪功能可以大大加快曾经非常耗时的软件调试任务，从而减少项目启动时间和软件开发的成本。Codasip之所以选择与西门子EDA合作开发其Trace Encoder编码器，是因为两家公司都坚信在整个产品设计流程中都能有效地实现产品质量。这种对质量的关注使创新成为可能，即使在最复杂的异构和定制设计中，也能帮助客户显著提高生产效率。
Tessent Enhanced Trace Encoder增强型追踪编码器基于由调试和追踪工作组（Debug and Trace Working Group）制定的RISC-V标准，该工作组由西门子的代表领导，西门子向RISC-V国际社区捐赠了Trace算法。然而，西门子的解决方案远远超出了RISC-V标准，提供了一个更高效的工具，在最复杂系统的开发中提供显著的生产率效益，并且还支持自定义指令。它对系统进行详细的检查，以找到错误及其根本原因。它是周期精确的，这意味着开发人员可以深入了解每一条指令。
Codasip战略和生态系统副总裁Mike Eftimakis评论道：“Codasip对自己的处理器IP提出了很高的质量标准。为了确保其成果可支持出色的系统，我们需要一个超越RISC-V标准的追踪解决方案。Tessent Enhanced Trace Encoder增强型追踪编码器专为我们客户正在开发的复杂型和定制化系统进行了优化。”
“Tessent Embedded Analytics嵌入式分析工具可实现全系统实时调试和部署后的分析，从而帮助SoC提供商专注于产出高质量的、创新的产品等关键任务，并将其快速推向市场，”Siemens EDA Tessent部门副总裁兼总经理Ankur Gupta说道。“Codasip在帮助客户满足这些要求方面享有卓越的声誉，我们很高兴能够与其成为合作伙伴关系。”
Codasip将直接向客户提供Tessent Enhanced Trace Encoder增强型追踪编码器解决方案，以简化合同的复杂性。
关于Codasip
Codasip作为领先的处理器解决方案供应商，支持系统级芯片（SoC）开发人员设计出差异化的产品，从而获得竞争优势。通过使用Codasip专为定制计算提供的解决方案：Codasip Studio设计自动化工具和完全开放的架构授权模式，以及一系列可轻松定制的处理器IP，客户可以一种独特的方式充分解锁开放RISC-V ISA的无限潜力。Codasip总部位于欧洲，同时服务于全球市场，Codasip的技术目前已实现在数十亿颗芯片中布局。更多信息，请访问：www.codasip.com。