*本文转自公众号电子科大上海校友会
芯和半导体是国内EDA行业的领导企业，创建于2010年的芯和半导体可提供覆盖IC设计、封装到系统的全链仿真EDA解决方案，致力于赋能和加速新一代高速高频智能电子产品的设计。
芯和半导体自主知识产权的EDA产品和方案在半导体先进工艺节点和先进封装上不断得到验证，并在5G、智能手机、物联网、人工智能和数据中心等领域得到广泛应用，有效联结了各大IC设计公司与制造公司。
公司联合创始人、电子科技大学上海校友会副会长代文亮博士正是我们成电的优秀学子。2001年硕士毕业于电子科技大学电磁场与微波技术专业，2004年在上海交通大学获得工学博士学位。代文亮曾任Cadence上海全球研发中心高级技术顾问，现任工信部国家信息技术紧缺人才培养工程专家（集成电路类）、中国电子科技集团公司微系统客座首席专家。代文亮博士带领芯和研发团队，经过12年的艰苦创业，公司获得了骄人的成长：团队规模从２人发展到220余人，研究生比例超过70%; 核心算法技术获得重大突破，产品从单个工具发展到30多款工具，打破了美国企业全面垄断EDA软件行业的局面，国内外主要客户已发展到近200家。代博士由于在技术和管理上成绩突出，已经成为国内半导体行业的领军人物，并于2020年荣获上海市科技进步一等奖。
本期，我们探访代文亮博士，听他讲述芯和半导体从无人喝彩到厚积薄发再到如今身处浪潮之巅的不凡历程。
“定位EDA，面临前所未有的困境”
代文亮在创办芯和半导体之初，就选了一块极其难啃的骨头——EDA软件。
EDA（Electronic design automation，电子设计自动化），是指利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）、制造、封测的大型工业工具。
如今的集成电路，从系统架构开始，落实到功能的定义和实现，最终实现整个芯片的版图设计与验证，是一项复杂的系统工程，集成了人类智慧的最高成果。以华为2020年最新的7nm麒麟990芯片来说，其中集成了103亿颗晶体管，若没有EDA辅助，设计这样复杂的电路并保证良率是无法想象的。
简单地说，EDA就是芯片设计师的画笔和画板，就像操作文档要用Word，制作图片要用Photoshop一样，它能高效设计、控制及管理数十亿电路元件在一颗芯片里协同工作。
由此可见，EDA贯穿了集成电路产业链的每个环节，赋能了集成电路设计与制造的创新，是当之无愧的“芯片设计之母”。可以毫不夸张地说，没有站在产业链的顶端EDA，就不可能设计和制造当今的芯片。
从上个世纪80年代开始，EDA进入商业应用领域。当时，由于巴黎统筹委员会对中国实施禁运管制，中国无法购买国外的EDA软件，只能进行EDA技术的自主研发和攻关。
此后，随着禁运解除，国外EDA软件产品涌入中国，技术实力相差一大截的中国EDA软件研发陷入低谷，中国集成电路产业对国外EDA软件的依赖程度日益提升。
到了2008年，EDA行业重新获得了政府的政策鼓励和扶持，一大批本土企业涌现，并逐渐进入市场的主流视野。芯和，也正是在这样的大背景下成立的。
“EDA软件不是简单用钱就能砸出来的行业。它融合了图形学、计算数学、微电子学、拓扑逻辑学、材料学及人工智能等多学科的算法技术，必须经过长时间技术积累和持续大规模研发投入，才能满足新工艺的应用需求。”代文亮介绍说。创业之初，他们凭借一股初生牛犊不怕虎的劲头，用了差不多4、5年的时间，把蕴藏在大脑中的想法通过算法变成一串串代码，然后又将一串串代码演变成一套套工程软件、本以为可以帮助企业实现芯片设计的部分国产替代。
然而，芯和的心血之作，一走向市场，就迎来了重要难题——EDA工具必须得到晶圆厂工艺节点的认证，设计公司才敢使用，否则因为设计差错带来的损失谁都承担不起；另一方面，晶圆厂对于EDA工具的评估和认证也是非常谨慎的，他们会优先选择EDA大厂，因为软件质量有保证，更重要的是使用这些工具的设计公司众多，能够为晶圆厂的生产带来广泛的客源。而对于一些新进的EDA公司，由于客户数量有限，晶圆厂兴趣不大，合作的积极性就较低。
现实就是，国内大多数芯片设计公司都在采用进口的EDA工业软件来设计芯片，这就导致了国内芯片设计领域难以实现真正意义上的国产化。国产EDA软件几乎没有产业上下游使用的生态，这又造成进一步的恶性循环——本来代码还行，但是因为没有使用场景，得不到客户的反馈，就没有办法迭代，一旦没有迭代提升，代码很快就落后了。
“迎难而上，创新破局”
既然整体落后西方差不多20年，那就从局部突破。由于EDA工具覆盖面极广，从设计、生产到封测，涵盖了集成电路设计、布线、验证和仿真等所有流程。芯和选择了差异化工具，从仿真领域进行突破。“我本来就是研究仿真技术的，在我们看来，仿真代替测试是芯片设计领域的大势。”代文亮说。
没有设计公司使用自己的软件，芯和就自己使用，然后根据自己的设计找晶圆厂生产、再找封装厂加工，并根据工厂的反馈不断迭代软件设计，就这样，“被逼”走上了芯片设计、生产与测试全链条的芯和，意外收获了足以支撑公司发展壮大下去的拳头产品——IPD滤波器。
代文亮进一步解释了芯和的发展路径：EDA作为基础工具是没法单独存在的，闭门造车很难实现具体的应用需求，国产EDA公司必须和半导体上下游不断的进行互动，螺旋式的往前发展。这时候生态圈的建设就非常重要了。
目前，国产EDA公司中获得晶圆厂认证的不多，只有包括芯和半导体在内的少数几家，芯和半导体的生态圈建设已经经历了十年的时间，得益于在海外市场众多高科技企业用户的背书，芯和在多家晶圆厂的主流工艺已被众多芯片设计企业所采用。“是否支持晶圆厂主流工艺也成为判断国产EDA公司是否成熟的一个标志。”
经过十二年的耕耘，芯和已经拥有三大核心竞争力：
首先，芯和首创的电磁场仿真平台基于人工智能引擎的网格技术，支持从纳米到厘米级的多尺度仿真需求，可实现芯片、封装和系统的完整覆盖。
其次，与同类产品相比，芯和的技术突破了传统矩量法只能做电小尺寸（如片上和封装）的局限，解决了电小电大尺寸要不同技术的问题，即同一个算法既能做芯片仿真，又能做PCB板级仿真，有从而效地提升电子产品的设计效率，缩短了产品上市周期。
再次，芯和自研的多核多机分布式并行计算技术能够最大程度地利用用户的硬件计算资源，同时也很好地匹配了云计算平台，能利用云端的计算资源，帮助客户最大化地提升仿真效率。芯和是国内首批上云的EDA公司之一，目前已在亚马逊AWS和微软Azure云上建立了EDA仿真平台。
芯和在仿真领域独树一帜的卓越能力和长期的精耕细作，让自己成为四大EDA——新思科技（Synopsys）、楷登电子（Cadence）、西门子（Siemens）和Ansys的全球官方合作伙伴。
“鉴于当前绝大多数设计公司还在使用国际EDA厂商的设计流程，国产EDA公司要想增强用户体验，打破用户的使用门槛，与现有设计流程的融合就变得非常重要。从这个角度上来看，芯和需要牵手国际EDA厂商。与此同时，芯和在电磁场仿真领域的差异化产品对国际EDA厂商的设计流程也是一个非常好的补充和优化。从这一点上，国际EDA厂商也欢迎与芯和的合作。基于双方共同的利益和用户的需求，芯和与全球四大EDA公司都建立了非常稳定的合作伙伴关系，无缝嵌入到各大主流EDA设计平台中，并在用户易用性方面做了深层优化。他们拥有全流程的EDA产品，但我们的仿真EDA打通了后摩尔时代IC设计的所有仿真节点，全面支持先进工艺和先进封装。”
在先进工艺端，芯和半导体已经通过各大晶圆厂的主流工艺认证，具有业界顶尖的片上芯片建模和仿真能力，可保障芯片级的性能-功耗-尺寸（PPA）最佳平衡。去年，全球第二大晶圆厂三星宣布芯和半导体正式成为其SAFE-EDA生态系统合作伙伴，芯和的片上无源电磁场（EM）仿真套件已成功通过三星晶圆厂的8纳米低功耗（8LPP）工艺技术认证。
在先进封装端，芯和半导体的仿真分析方案从传统封装延伸到2.5D/3DIC异构集成封装领域，提供了完善的仿真分析能力。2021年，芯和与新思科技联合发布了全球首个3DIC先进封装设计分析EDA平台，开启了国内EDA与国际EDA强强联手的先河。
代文亮强调：“国产替代，始终只是在以国外的某个产品、某项技术做对标。但是在日新月异的半导体行业，替代只能解决短期问题，你只能是一个追随者，永无出头之日。只有具备了宏大的国际化视野和超前的技术储备，运用创新思维去做事情，才有可能成为真正的强者。”
高瞻远瞩，决胜未来
尽管已经坐稳了国内EDA的领导企业地位，但芯和真正的杀手级应用潜力还没有得到释放。
早在2014年，芯和就开始布局Chiplet赛道。
通俗来讲，Chiplet技术就是将一个功能丰富且面积较大的芯片裸片（die）拆分成多个芯粒（chiplet），并将这些具有特定功能的芯粒通过先进封装的形式组合在一起，最终形成一个系统芯片。它是眼下半导体行业最热门的技术。
目前市场主流芯片设计路线是SoC（英文全称是System-on-a-Chip）。它是将多个负责不同功能的电路块通过光刻的形式制作到同一块芯片裸片（die）上，如手机SoC芯片，基本都集成了CPU、GPU、DSP、ISP、NPU、Modem等不同功能的计算单元和诸多的接口IP。
SoC技术对先进的纳米工艺有着高度的依赖。像手机芯片制造工艺就越来越高，从28nm一路升级到10nm、7nm、5nm，目前正进一步走向3nm甚至更低。不过，纳米工艺已经接近物理极限，业内普遍认为半导体行业正在进入后摩尔时代，需要寻找新的技术路线。
而Chiplet技术路线就是将SoC中的功能块进行拆分，再将不同工艺制程、不同性质的芯片整合在一起，通过二维芯片的堆叠、三维方向的连接，提升芯片间的集成密度，借此绕开先进制程方面的制约，用相对成熟的工艺实现，使得芯片生产成本更低，以及缩短产品开发周期，加速产品迭代。
“用一个通俗的比喻，我们可以把半导体设计看作是建房子。之前的SoC技术是在平面上做文章，盖平房，现在是在三维上动脑筋，开始盖楼房了。”代文亮博士指出，相较于以往的常规工艺，Chiplet主要带来两方面的改变：
首先，Chiplet技术把大芯片分成面积更小的芯片，有助于改善良品率，从而减少制造成本。通常，在晶圆加工过程中，离晶圆中心越远就越容易出现坏点。因此从硅晶圆中心向外扩展，坏点数呈上升趋势，所以企业无法随心所欲地增大晶圆尺寸，否则不良率会大幅上升。
其次，SoC芯片的逻辑计算单元依赖先进制程来提高性能，其他部分通常可使用成本更低的成熟制程，SoC芯片Chiplet化之后，不同芯粒可以根据需要来选择合适的工艺制程分开制造，再通过先进封装技术进行组装，从而有效降低制造成本。
总之，与传统的SoC方案相比，Chiplet模式具有设计灵活性、成本低、上市周期短三方面优势。所以，将SoC拆分成几个关键的Chiplet可以更好地平衡研发成本，避免一颗大SoC芯片设计出来后没有足够出货量带来的巨大损失，从而缩短研发周期、研发人员投入等。
实际上，从AMD、亚马逊到Facebook、Google，全都在大力发展Chiplet技术。
代文亮说，“Chiplet虽然被认为是后摩尔时代延续芯片PPA的有效途径，但它作为一个新事物，倡导的是以系统设计为驱动，将设计、制造、封测工程师在一个协作平台上有效串联，这对传统的单芯片设计流程、设计工具甚至底层算法带来了巨大的颠覆。目前，EDA国际巨头都在齐头并进，希望尽快形成新的设计流程并形成客户粘性。芯和作为国内唯一一家已经在Chiplet先进封装领域进行布局的EDA公司，在2014年就发现了这个新的趋势，进行了积极的研发布局，并在2021年下半年全球首发了业界首款针对3DIC Chiplet先进封装的设计分析全流程EDA平台。”
因为起步早，再加上过往的行业积累，芯和在代文亮博士的带领下，再一次站在了浪潮之巅，有机会为国内半导体行业的发展做出更大的贡献。
芯和半导体官网：www.xpeedic.com
免责声明：本文系网络转载，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请第一时间告知，我们将立即删除内容！本文内容为原作者观点，并不代表本站赞同其观点和对其真实性负责。