面向超大规模芯片验证的分割技术:挑战、算法与实践


随着集成电路设计迈入超大规模时代,芯片规模已从早期小规模集成电路的数千门级,跃升至当前先进制程下的数十亿门级。


随着集成电路设计迈入超大规模时代,芯片规模已从早期小规模集成电路的数千门级,跃升至当前先进制程下的数十亿门级。


本轮资金将重点用于数字前端EDA关键环节--高阶编译和硬件辅助验证 核心技术的研发攻坚和创新突破,加速数字EDA全流程工具链自主可控进程。


2025年2月28日,中国RISC-V生态大会--中国开放指令生态(RISC-V)联盟2024年会 生态成果颁奖仪式 在北京举行。亚科鸿禹凭借自主研发的RISC-V软硬件集成开发调试创新EDA平台--HyperVenus,获颁年度“EDA贡献奖”








2024年04月26日,国产数字前端仿真验证EDA工具资深供应商--无锡亚科鸿禹电子有限公司,宣布推出更大规模验证容量的融合硬件仿真加速器--HyperSemu2.0!


2024年03月26日,国产数字前端仿真验证EDA工具资深供应商--无锡亚科鸿禹电子有限公司(简称:亚科鸿禹),完成第二轮融资。



