RISC-V

RISC-V是一种基于精简指令集计算机(RISC)架构的开源指令集架构(ISA)。与其他商业架构(如ARM或x86)不同,RISC-V是由加州大学伯克利分校的学术界和行业合作伙伴开发的,它是一种开放、免费的指令集架构,具有可扩展性和灵活性。

RISC-V的设计目标是提供一种简洁、灵活且可扩展的架构,使其能够适应各种不同的应用场景,从微控制器到超级计算机等。RISC-V架构采用了模块化设计的理念,定义了基本的指令集,并允许用户根据自己的需求添加自定义指令集扩展(ISA扩展),从而实现对特定应用的优化。

由于其开放的特性,RISC-V架构在学术界和工业界都受到了广泛的关注和采用。它已经成为了各种不同领域的研究和开发的重要工具,如嵌入式系统、物联网、人工智能、边缘计算等。很多公司和组织都开始采用RISC-V架构设计自己的处理器芯片或者开发板,以满足不同领域的需求。

总的来说,RISC-V作为一种开放、免费的指令集架构,具有可扩展性、灵活性和通用性,已经成为了计算机体系结构领域的重要创新,并在全球范围内得到了广泛的应用和推广。

赛昉科技联合合见工软实现国产一致性NoC IP与RISC-V核在大规模网络中的适配

中国数字EDA/IP龙头企业上海合见工业软件集团有限公司(简称“合见工软”)与中国RISC-V软硬件生态领导者赛昉科技共同宣布双方的突破性技术合作成果。


【原创】RISC-V走向主流,中国需要怎样的EDA能力?

当RISC-V在全球范围内从“替代选项”转向“主力架构”的窗口期,中国市场的响应显得尤为关键。

开芯院采用芯华章P2E硬件验证平台加速RISC-V 验证

近日,系统级验证 EDA 解决方案提供商芯华章科技与北京开源芯片研究院宣布,双方基于芯华章的P2E 硬件验证系统双模验证平台,共同探索适用于 RISC-V 架构的高效验证方法学,基于开芯院昆明湖四核设计,预期实现倍数级的效率提升,

【原创】从EDA基石到IP:新思科技要成为RISC-V时代的“生态基建者”

在AI加速、异构计算与SoC集成高度融合的时代背景下,RISC-V作为一个“可定制、可扩展、开放”的新兴指令集架构,正在逐步从“技术实验室”走向“规模化商业落地”。

思尔芯超大容量S8-100,简化并加速开芯院香山昆明湖16核RISC-V+NOC验证

思尔芯去年推出的芯神瞳第八代原型验证系统S8-100已实现批量出货,其单核、双核及四核配置均获得国内外众多头部芯片设计厂商的广泛采用。 

思尔芯与玄铁合作IP评测,加速RISC-V生态发展

国内首家数字EDA企业思尔芯与玄铁合作,开展IP评测,助力RISC-V生态建设。

亚科鸿禹荣获RISC-V生态“EDA贡献奖”,领域创新获权威认可!

2025年2月28日,中国RISC-V生态大会--中国开放指令生态(RISC-V)联盟2024年会 生态成果颁奖仪式 在北京举行。亚科鸿禹凭借自主研发的RISC-V软硬件集成开发调试创新EDA平台--HyperVenus,获颁年度“EDA贡献奖”

思尔芯加入甲辰计划,持续助力共推 RISC-V 生态

2024年09月05日,作为国内首家数字EDA供应商,思尔芯(S2C)宣布正式加入甲辰计划(RISC-V Prosperity 2036)。

深芯盟先进开放计算专业委员会揭牌成立 首批理事单位公布

作为一种新兴指令集,RISC-V的验证工作尤为重要。比起成熟架构,RISC-V充满了更多的开放性和不确定性。

数字EDA赋能RISC-V落地演进技术研讨会成功举办

为了推动RISC-V技术的落地与演进,国家集成电路设计深圳产业化基地携手思尔芯,于2024年6月18日下午成功举办了“数字EDA赋能RISC-V落地演进技术研讨会”。