5月8日，2026年国际电子设计自动化研讨会（ISEDA）在新加坡隆重开幕，英诺达携其最新研究成果亮相ISEDA，发表题为《静态跨时钟域（CDC）检查的符号化方法》的学术报告，展示其在集成电路设计验证领域的最新研发成果。该研究提出了一种创新的符号化方法，旨在解决日益复杂的CDC检测难题。
核心技术突破与创新亮点
随着现代集成电路设计复杂度和规模的不断攀升，确保不同时钟域之间信号传输的正确性变得至关重要。传统的CDC检查方法在面对多源端、限定信号与目的端构成的多维问题域时，往往难以准确识别CDC违规问题及同步/非同步模式。英诺达此次发布的成果，正是针对这一行业痛点，提出了一套高效且高精度的解决方案。
题目：静态跨时钟域（CDC）检查的符号化方法
摘要：随着工业级电路复杂度与规模的不断提升，综合后电路中的跨时钟域（CDC）违规检测正变得日益困难。其核心难点在于：如何在包含源端、同步器与目的端的多维问题域中，准确识别CDC违规问题及同步/非同步（sync/unsync）模式。文章中提出了一种精确地静态验证CDC问题的符号化方法：首先，CDC状态（CS）符号算法基于二元决策图（BDD）进行演算，在每个节点处标记CS符号；随后的整合步骤对其进一步细化，以准确反映多同步器的联合效应。其次，特定模式（PS）符号算法在CS符号的基础上进行计算，并为每个源端在整个问题域中标上PS符号。这些符号构成了判定路径同步/非同步状态的基础。与业界主流CDC工具相比，文中的方法在实际芯片设计中实现了CDC同步与非同步检测100%的准确率。
技术亮点：
高精度：通过精确的逻辑计算与验证机制确保检测结果的准确性。
广泛适用性：配合高效的启发式算法，有效应对多样化且复杂的实际工程场景。
卓越性能：在严苛的验证条件下仍能保持高效、可靠的运行表现。
英诺达的这项创新技术极大提升了CDC检查的准确性和效率，特别是在实际芯片设计中，达到国际主流工具的水平，这对于保障芯片设计的可靠性和缩短开发周期具有里程碑式的意义。
作为中国本土EDA企业的代表，英诺达始终将底层算法研发置于战略核心，深度参与全球学术交流与技术共建。此次在ISEDA 2026上的成果发布，不仅彰显了其在EDA核心技术领域的深厚积累与持续创新能力，也进一步印证了公司致力于构建完整国产EDA工具链、推动集成电路产业自主可控的长期愿景。
关于ISEDA
国际电子设计自动化研讨会（ISEDA）是EDA领域最具影响力的国际学术会议之一。会议涵盖从器件和电路级别到系统级别，从模拟到数字设计以及制造等广泛的EDA主题，为全球EDA研究人员和工程师提供了一个交流最新研究成果、探讨前沿技术和推动行业发展的平台。
关于英诺达
英诺达（成都）电子科技有限公司是一家由行业资深人士创立的本土EDA企业，公司坚持以客户需求为导向，帮助客户实现价值跃升，为中国半导体产业提供卓越的EDA解决方案。公司的长期目标是通过EDA工具的研发和上云实践，参与国产EDA完整工具链布局并探索适合中国国情的工业软件上云的路径与模式，赋能半导体产业高质量发展。公司的主营业务包括：EDA软件研发、IC设计云解决方案以及IC设计服务。
来源：英诺达EnnoCAD