在芯片设计流程中，前端负责RTL设计，后端负责物理实现与签核，而DFT（Design for Test，可测性设计）决定芯片制造完成后能否被有效测试，以及故障能否被准确定位。它不像芯片架构或先进工艺那样容易成为行业焦点，却直接关系到芯片的测试效率、产品质量与制造成本。

随着芯片规模和设计复杂度不断提升，DFT工程师不仅要处理复杂的测试链路、扫描电路和测试向量，还要在大量工具、脚本和设计规则之间排查问题。这项工作专业性强，对资深工程师的经验依赖也很高。

在2026深圳湾芯展同期电子创新网举办的EDA生产力智能体沙龙上，玖熠科技战略总监赵瑜斌现场预发布玖熠科技 ADFT（Agentic Design for Testability）技术体系与DFT人工智能平台，首次公开 AutoDebug、Workflow、Direct TPI、Yield Diag、Ragbot 五大智能体能力，覆盖DFT签核级报错自治修复、全流程智能编排、测试点插入 AI 协同、晶圆级诊断分析与知识库运营的闭环链路。

这套能力体现的关键数字包括：

赵瑜斌在本次生产力智能体EDA+AI活动上首次公开展示玖熠人工智能平台。平台的五大能力共享同一DFT数据底座，可独立解耦、按需组合，赋能工程大幅降低流程切换成本。赵瑜斌表示，国产Agentic DFT现阶段的目标是帮助工程师客户节省复杂的DFT规划和手动流程、实现更高的签核效率、更低的测试设计成本和构建便捷的诊断与良率分析系统。

他表示玖熠科技希望改变传统DFT工作高度依赖人工操作与个人经验的模式，让工程师从重复性操作中解放出来，同时把解决问题的经验沉淀为可复用的工程知识。

这套方案真正值得关注的，不只是AI能够调用DFT工具，而是它开始尝试把“发现问题—分析原因—执行修复—验证结果—沉淀经验”串成一个闭环。

DFT是芯片设计中相对独立、却又与前后端流程紧密关联的环节。从存储器测试、逻辑扫描，到边界扫描、测试向量生成和优化，再到故障诊断，每个环节都有相应的工具、脚本和约束。工程师拿到设计后，需要根据芯片结构配置测试链路，处理扫描电路及相关时钟、复位和控制信号，再通过测试生成工具完成向量生成与覆盖率评估。任何一个环节出现问题，都可能导致后续流程无法顺利推进。

赵瑜斌举例说测试链路中的输入输出连接不完整、控制与观测条件不满足，或者扫描移位与捕获阶段的时钟、复位和使能信号配置不一致，都可能导致测试流程失败。这类问题往往需要工程师结合网表、脚本、配置文件和工具日志逐项排查。

对于缺乏经验的工程师，真正困难的未必是运行工具，而是判断错误产生的原因，以及应该从哪个环节开始修复。

赵瑜斌指出，国内DFT领域面临资深工程师相对稀缺的问题。随着芯片设计规模扩大，单纯依赖人工经验处理越来越复杂的工程问题，效率和人才供给都会受到制约。

他表示玖熠半导体的思路是让智能体接管部分重复性的流程操作和问题分析工作，同时将资深工程师积累的修复规则、案例和诊断经验纳入平台。这样，工程师不必每次遇到类似问题都从头排查，智能体也能在明确的工具和规则约束下，执行更具针对性的分析与修复。

在现场演示中，赵瑜斌展示了其DFT智能体平台对多个工程环节的编排能力。工程师可以导入设计案例，选择顶层及相应子模块，由平台生成工作流，并启动相关任务。整个流程覆盖扫描相关处理、压缩配置、时钟插入、测试向量生成以及后续验证等步骤。

面对已有流程中的错误，工程师也可以通过自然语言提出修复要求。例如，在指定测试流程后，要求智能体分析并修复运行过程中出现的问题。平台会结合工具日志、知识库和相关规则定位错误，给出修复建议，再由工程师决定是否执行。

这与传统的脚本自动化存在一定区别。传统脚本通常按照预设顺序执行任务，遇到未预料的错误时，仍然需要工程师介入分析；智能体则尝试结合当前任务状态和错误信息，选择相应的工具与处理规则，并根据执行结果继续推进流程。

不过，DFT属于对正确性要求很高的工程领域，智能体并非不受约束地自主修改设计。赵瑜斌在演示中采用了人机协同的方式：由AI负责分析、提出方案和执行相应操作，工程师对关键修复步骤进行审核和确认。

这条路线更符合当前芯片设计的实际需求。对于复杂工程而言，自动化不等于取消人工把关。让AI处理重复工作，让工程师掌握关键决策权，既能提高效率，也有助于控制设计风险。

除了流程执行和错误修复，测试覆盖率优化也是此次演示的重点。赵瑜斌表示DFT的目标不只是让测试流程跑通，还要尽可能有效地发现芯片中的潜在故障。测试点插入（Test Point Insertion，TPI）就是提升可测性的一种手段：通过在设计中增加适当的控制点或观测点，改善特定故障的可检测性。

但测试点并非越多越好。设计修改会带来额外开销，测试点的选择也需要兼顾故障覆盖率、测试向量数量、测试时间以及设计实现等因素。

在现场演示中，赵瑜斌展示了平台基于现有测试结果执行测试点插入的过程。智能体根据任务要求调用相应流程，完成测试点选择与处理，并生成新的分析报告。演示数据显示，相关案例的故障覆盖率指标有所提升。

这说明AI的作用可以超出工具调用本身，进一步参与测试方案的优化。不过，单个演示案例的结果并不能直接代表所有设计场景的改善幅度，实际效果仍需结合芯片规模、故障模型、设计约束和测试目标进行评估。

从工程角度看，更重要的是平台能否将测试前后的数据进行关联，让工程师清楚了解覆盖率变化、测试资源开销以及设计修改之间的关系，并据此选择更合适的方案。

如果说工作流自动化解决的是“怎样减少重复操作”，那么知识沉淀要解决的就是“怎样让一次解决问题的经验在后续项目中继续发挥作用”。这是玖熠此次方案中另一个值得关注的部分。

在传统DFT开发中，工程师排查并修复问题后，经验可能散落在脚本、日志、个人笔记或项目文档中。其他工程师即使遇到类似问题，也未必能够快速找到对应案例。人员流动或项目切换，还可能造成经验难以传承。

赵瑜斌表示玖熠尝试把修复过程结构化：记录问题现象、触发条件、相关配置与脚本、分析过程、修复步骤，以及修改前后的验证结果。经过整理的案例可以进入知识库，供后续任务调用。

平台还支持分层管理知识资产，包括公共知识库、部门知识库和个人知识库，以适应不同范围的工程经验共享与管理需求。

这一设计的价值，在于把原本依附于个人的经验转化为团队能够持续使用的工程资产。对于DFT这样高度专业化的领域，这种能力尤其重要。

当然，知识库并非简单积累案例就能持续发挥作用。案例是否准确、适用范围是否明确、规则之间是否存在冲突，以及修复结果能否经过验证，都会影响知识复用的可靠性。只有将经验沉淀与工程验证结合起来，知识库才不会变成一堆难以维护的历史记录。

除了设计流程和测试优化，赵瑜斌还展示了面向故障诊断的功能。

在相关演示中，平台可以导入网表、库文件、测试程序、故障报告及诊断结果等多类数据，对故障进行批量分析，并给出候选故障及相应的可疑程度评分。工程师可以进一步查看相关单元、信号路径和故障信息，追踪诊断依据。

这意味着平台正在尝试将DFT流程从设计阶段向测试诊断环节延伸。

赵瑜斌表示ADFT并不只是为了让芯片“能够被测试”。当芯片进入测试阶段，测试结果还能帮助工程师定位潜在故障，分析设计问题与测试现象之间的联系。若能将这些信息与设计阶段的测试规则、修复案例及知识库关联起来，就有机会进一步改善故障定位效率，并为后续的设计优化和良率分析提供依据。

不过，从现有演示到完整的良率分析体系，仍然存在一定距离。真实场景中的良率问题往往涉及设计、制造工艺、测试条件和设备等多个因素，需要结合更多数据进行交叉分析。DFT智能体可以成为其中的重要工具，但不能仅凭有限的故障报告就直接得出完整的良率结论。

从玖熠科技的规划来看，未来仍将围绕测试覆盖率、良率分析及相关子引擎的性能优化继续推进。

从此次展示来看，玖熠科技的探索并不是简单地在DFT工具上增加一个自然语言交互界面，而是尝试将工具调用、工作流编排、问题修复、测试优化和知识沉淀整合到同一套平台中。

这条路线回应了DFT领域的一个现实问题：专业工具固然重要，但工程师如何高效使用工具、如何定位复杂问题，以及如何把经验传递给团队，同样影响项目效率。

AI智能体的价值，正在于把这些原本依赖人工串联的工作逐步组织起来，让流程执行更加自动化，让问题分析更加结构化，也让解决问题的经验能够跨项目复用。

当然，DFT对结果正确性有严格要求，智能体能否在复杂设计中稳定工作，仍需要通过更多实际项目验证。工具兼容性、流程稳定性、修复准确率、覆盖率提升效果以及知识库的维护机制，都是衡量其工程价值的重要指标。

如果说传统DFT工具解决的是芯片如何测试，那么DFT智能体尝试进一步解决的，就是如何更高效地完成测试、定位问题，并让每一次问题解决都成为下一次工程优化的基础。

这或许正是AI进入芯片设计专业环节后，一个比单纯提高自动化程度更有意义的方向。