HPC

新思科技数字和定制设计流程获得台积公司的N3E和N4P工艺认证，并已推出面向该工艺的广泛IP核组合

当 AI 加速器与高性能计算（HPC）芯片的设计规模冲向十亿乃至百亿门级，原型验证正面临前所未有的挑战。一颗超大规模 SoC 往往需要数十甚至上百颗 FPGA 才能完整承载，而如何将设计高效、准确地“切割”并映射到多颗 FPGA 上，已成为决定整个验证成败的核心能力。