随着大数据、人工智能的持续发展，系统算力的要求不断提升，对芯片的集成度提出更高要求。CPU、 GPU、FPGA、DSP、HBM等不同功能、架构、工艺的单元之间的协同工作，促使以硅通孔（TSV）为代表的三维集成电路(3DIC)技术成为延续摩尔定律的重要手段。3DIC集成度的提高，系统功率密度急剧增大。多层芯片堆叠对互联线的稳定性要求越来越高，3DIC面临严重的信号完整性和电源完整性的问题，这已经成为限制三维集成技术发展的瓶颈。如何对Interposer中的布线和TSV进行快速建模和精准仿真，提高信号传输性能，减少产品的迭代次数，成为解决3DIC设计的关键节点。
芯和半导体的Metis产品是一款针对RFIC+PKG、3DIC interposer、Micro Bump、ubump、Solder Ball等无源器件和互连结构的三维电磁场仿真工具。在建模方面，Metis友好的界面，和先进的流程向导等功能协助用户快速的对Bump，IC+PKG，Interposer等三维结构进行建模，同时Speed，Balance，Accuracy等多种模式能自动对模型进行不同程度的有效简化，提高建模效率。在精度方面，Metis多尺度的网格划分机制、Mesh投影技术、Absorbing Fence技术等在精度上保证仿真结果的正确性。此外，需要特别提到的是，Metis支持磁流仿真技术和HPC等仿真加速技术，能确保用户得到快速的仿真分析结果。
Interposer建模和仿真流程
1 导入Interposer版图文件
在Metis工具中，可直接导入Cadence的设计文件（.mcm/.sip/.brd）、ODB++文件、以及DXF和GDS文件。本案例中Interposer为GDS格式，同时还需要layermap文件和仿真工艺信息lyr文件（图1）。导入版图后，在Metis 3D视图中自动生成了导入模型的三维结构（图2）。
图1 导入版图界面
图2 导入Interposer文件3D视图
2 模型切割
选择菜单栏Make Cutout功能按钮，进入模型切割界面。用户可以根据实际需要选择Rect或Poly切割模式（图3）。
图3 模型切割界面及效果
3 过孔合并
选择菜单栏中Via Defeature功能按钮，进入过孔简化界面，用户可以选择Auto或Fixed Size的方式来对离散的过孔进行合并（图4）。
图4 过孔合并界面及效果
4 Interposer设置向导
选择菜单栏中Design Wizard功能按钮，进入建模向导（图5），
-
选择需要分析的网络列表
-
选择需要分析的区域进行切割
-
Smooth Edge可以对模型进行自动平整和合理简化
-
Absorbing Boundary宽度设置
-
对Interposer中的网格地进行自动填充
图5 Interposer设置向导界面
点击Extract，即可以完成仿真模型的快速建立和端口的自动添加（图6），生成最终的仿真模型。
图6 自动添加端口后的仿真模型
5 仿真环境设置
Metis针对设计中的不同结构允许使用不同的网格划分机制，传输线、回流层和过孔进行分别设置，从而达到仿真精度与效率的双重提升。本案例中Interposer的信号布线层设置为3D，过孔为3D，地平面层为Sheet，网格大小为30um，信号传输线在地平面的Mesh投影比例为1。最后点击Run Solver启动仿真（图7）。
图7 仿真设置界面
6 仿真结果分析
仿真结束后，我们可以通过芯和半导体的SnpExpert工具对仿真出的S参数进行IL、RL、TDR等分析。本案例中，由于Interposer的传输线宽度为3um，传输线的长度为4000 um，传输线的直流电阻值约为30ohm，导致DC点的IL在-2.4dB左右，TDR的最终稳定值在80ohm左右，符合理论计算值。
图8 RL、IL、TDR仿真结果
总结
本文介绍了采用芯和半导体的Metis工具实现Interposer三维结构建模和电磁仿真分析的过程，包括了Metis导入版图文件，模型预处理，端口创建以及仿真分析等完整流程。此案例可以帮助设计人员快速的对Interposer进行建模和仿真，精准评估Interposer中互连结构的各项性能指标。从而达到减少迭代次数，提高设计成功率的目的。
来源：